世界初の1チップ化全Digital回路によるポータブルアプリケーション用
D/Aコンバータとアナログアンプを完成しました。
     1999/08/08   
<< 一覧へ戻る


特 長

従来設計の難しかった高次(6次)Δ-Σ変調方式を用いて、携帯型Digital-Audio / PC-Audio用としては十分な特性(S/N比 : 90dB, FS THD+N : 0.03%, 電力効率 : 80%)を持つ全Digital回路を完成しました。
全Digital方式の為、従来のアナログ方式と比べて約半分のシリコンチップ面積 ( 約6Kゲート)でかつ、 特殊なプロセス、及び高価なミックスド・シグナルテスターを必要としません。
全Digital回路で実現した為、移植性に優れたRTLソースコードで提供可能であり、付加機能であるDigitalFilter, イコライザー等の信号処理回路が容易に追加可能です。
チャンネルあたりコイル1点、コンデンサー1点の外付け回路でヘッドフォンを駆動可能です。

開発の背景

 従来、D/Aコンバータを内蔵する場合、アナログ回路の性格上マスクレイアウトデータを用意する必要がありました。この為プロセス間の移植性・長期設計期間等によりライブラリとして供給することが困難でした。さらにアナログ回路が混在する為に高価なミックスド・シグナルテスターを使用する必要がありました。また、外付けのD/Aコンバータを使用する際、与えられたファンクション以外は使用出来ない為、その範囲内で妥協せざるを得ませんでした。
  今回開発した全Digital回路は、上位記述であるRTLソースコードで提供可能な為、ユーザが独自のファンクションを自由にカスタマイズ可能となります。本回路を用いることにより、全Digital回路でヘッドフォンやスピーカ等を直接駆動可能となりました。

概 要

 今回完成した全Digital回路は、高次(6次)のΔ-Σ変調方式とPWM変調を用いることにより従来のD/Aコンバータとアナログアンプと等価な回路を実現しました。1チップ化を前提としてオーバーサンプリング率を低く設定しており、これによりクロックジッタの影響を最小限に抑え、かつ帯域内(0〜20KHz)S/N比は理論値として100dBを確保しています。
  このΔ-Σ変調及びPWM変調から出力されたDigitalデータをバッファーへ出力します。出力段のバッファーとしては、LSIの出力バッファーもしくは外付けの74シリーズ等のバッファーを使用し、Δ-Σ変調により高域に分布したノイズをL,C各1点を用いた簡単なLPFで減衰させます。低出力インピーダンスのバッファを使用することで、アンプを使用することなくヘッドフォンを駆動可能です。この場合、Δ-Σのオーバーサンプリング率を低く設定してある為、駆動段の電力効率を上げることが可能です。

試作内容

CDプレーヤーの出力データ( 16bit, 44.1KHz )をDigital Filterにより8倍オーバサンプリングしたデータをFPGAに入力します。FPGAによりΔ-Σ変調及びPWM変調を施し出力します。FPGAより出力された1bitのΔ-Σ変調データを外付けのドライバにより負荷駆動し、LPFによりアナログ値へ変換されます。(下記74シリーズバッファドライブ時参照)この構成はD級動作となります。

条 件  入力データ 16bit 44.1Kz x 2ch
 変調器   6次 16倍オーバーサンプリングΔ-Σ
SN比  0〜20KHz 90dB
THD+N(0dB)  0.03%
電力効率  80%  (負荷16Ω時)
Gateサイズ  約6Kゲート



展 開

全Digital回路の為、D/Aコンバータとアナログアンプの機能がRTLソースコードで提供可能であり、これによりASICユーザーが気軽にD/Aコンバータの機能を内臓することが可能となります。
 今後、LowEnd-DigitalAudio分野における業界標準を目指し、数種類の論理合成可能なD/Aコンバータの機能及び、DigitalFilter等の信号処理回路を開発していく予定です。



Copyright (C) Digian Technology Inc., All Right Reserved